首先来看一下恶劣信号的定义,不是随便一个信号就可以,且恶劣程度要有精确定义才 能保证测量的重复性。通常把用于接收端容限测试的这个恶劣信号叫作Stress Eye,即压 力眼图,实际上是借鉴了光通信的叫法。这个信号是用高性能的误码仪先产生一个纯净的 带特定预加重的信号,然后在这个信号上叠加精确控制的随机抖动(RJ)、周期抖动(SJ)、差 模和共模噪声以及码间干扰(ISI)。为了确定每个成分的大小都符合规范的要求,测试之前需要先用示波器对误码仪输出的信号进行校准。其中,ISI抖动是由PCIe协会提供的测试 夹具产生,其夹具上会模拟典型的主板或者插卡的PCB走线对信号的影响。在PCIe3.0的 CBB夹具上,增加了专门的Riser板以模拟服务器等应用场合的走线对信号的影响;而在 PCIe4.0和PCIe5.0的夹具上,更是增加了专门的可变ISI的测试板用于模拟和调整ISI的 影响。PCI-E硬件测试方法有那些办法;中国香港测量PCI-E测试

由于每对数据线和参考时钟都是差分的,所以主 板的测试需要同时占用4个示波器通道,也就是在进行PCIe4.0的主板测试时示波器能够 4个通道同时工作且达到25GHz带宽。而对于插卡的测试来说,只需要把差分的数据通道 引入示波器进行测试就可以了,示波器能够2个通道同时工作并达到25GHz带宽即可。 12展示了典型PCIe4.0的发射机信号质量测试环境。无论是对于发射机测试,还是对于后面要介绍到的接收机容限测试来说,在PCIe4.0 的TX端和RX端的测试中,都需要用到ISI板。ISI板上的Trace线有几十对,每相邻线对 间的插损相差0.5dB左右。由于测试中用户使用的电缆、连接器的插损都可能会不一致, 所以需要通过配合合适的ISI线对,使得ISI板上的Trace线加上测试电缆、测试夹具、转接 头等模拟出来的整个测试链路的插损满足测试要求。比如,对于插卡的测试来说,对应的主 板上的比较大链路损耗为20dB,所以ISI板上模拟的走线加上测试夹具、连接器、转接头、测 试电缆等的损耗应该为15dB(另外5dB的主板上芯片的封装损耗通过分析软件进行模拟)。 为了满足这个要求,比较好的方法是使用矢量网络分析仪(VNA)事先进行链路标定。测量PCI-E测试修理为什么没有PCIE转DP或hdmi?

规范中规定了共11种不同的Preshoot和De-emphasis的组合,每种组合叫作一个 Preset,实际应用中Tx和Rx端可以在Link Training阶段根据接收端收到的信号质量协商 出一个比较好的Preset值。比如P4没有任何预加重,P7强的预加重。图4.3是 PCIe3.0和4.0标准中采用的预加重技术和11种Preset的组合(参考资料:PCI Express@ Base Specification4 .0) 。对于8Gbps、16Gbps 以及32Gbps信号来说,采用的预加重技术完 全一样,都是3阶的预加重和11种Preset选择。
需要注意的是,每一代CBB和CLB的设计都不太一样,特别是CBB的 变化比较大,所以测试中需要加以注意。图4.10是支持PCIe4.0测试的夹具套件,主要包括1块CBB4测试夹具、2块分别支持x1/x16位宽和x4/x8位宽的CLB4测试夹具、1块可 变ISI的测试夹具。在测试中,CBB4用于插卡的TX测试以及主板RX测试中的校准; CLB4用于主板TX的测试以及插卡RX测试中的校准;可变ISI的测试夹具是PCIe4 .0中 新增加的,无论是哪种测试,ISI板都是需要的。引入可变ISI测试夹具的原因是在PCIe4.0 的测试规范中,要求通过硬件通道的方式插入传输通道的影响,用于模拟实际主板或插卡上 PCB走线、过孔以及连接器造成的损耗。为什么PCI-E3.0的一致性测试码型和PCI-E2.0不一样?

测试类型8Gbps速率16Gbps速率插卡RX测试眼宽:41.25ps+0/—2ps眼宽:18.75ps+0.5/-0.5ps眼高:46mV+0/-5mV眼高:15mV+1.5/-1.5mV主板RX测试眼宽:45ps+0/-2ps眼宽:18.75ps+0.5/-0.5ps眼高:50mV+0/-5mV眼高:15mV+1.5/-1.5mV 校准时,信号的参数分析和调整需要反复进行,人工操作非常耗时耗力。为了解决这个 问题,接收端容限测试时也会使用自动测试软件,这个软件可以提供设置和连接向导、控制 误码仪和示波器完成自动校准、发出训练码型把被测件设置成环回状态,并自动进行环回数 据的误码率统计。图4 . 18是典型自动校准和接收容限测试软件的界面,以及相应的测试PCIE 系统架构及物理层一致性测试;广西PCI-E测试代理品牌
网络分析仪测试PCIe gen4和gen5,sdd21怎么去除夹具的值?中国香港测量PCI-E测试
当被测件进入环回模式并且误码仪发出压力眼图的信号后,被测件应该会把其从RX 端收到的数据再通过TX端发送出去送回误码仪,误码仪通过比较误码来判断数据是否被 正确接收,测试通过的标准是要求误码率小于1.0×10- 12。 19是用高性能误码仪进 行PCIe4.0的插卡接收的实际环境。在这款误码仪中内置了时钟恢复电路、预加重模块、 参考时钟倍频、信号均衡电路等,非常适合速率高、要求复杂的场合。在接收端容限测试中, 可调ISI板上Trace线的选择也非常重要。如果选择的链路不合适,可能需要非常长的时 间进行Stress Eye的计算和链路调整,甚至无法完成校准和测试。 一般建议事先用VNA 标定和选择好链路,这样校准过程会快很多,测试结果也会更加准确。所以,在PCIe4.0的 测试中,无论是发送端测试还是接收端测试,都比较好有矢量网络分析仪配合进行ISI通道 选择。中国香港测量PCI-E测试
在之前的PCIe规范中,都是假定PCIe芯片需要外部提供一个参考时钟(RefClk),在这 种芯片的测试中也是需要使用一个低抖动的时钟源给被测件提供参考时钟,并且只需要对 数据线进行测试。而在PCIe4.0的规范中,新增了允许芯片使用内部提供的RefClk(被称 为Embeded RefClk)模式,这种情况下被测芯片有自己内部生成的参考时钟,但参考时钟的 质量不一定非常好,测试时需要把参考时钟也引出,采用类似于主板测试中的Dual-port测 试方法。如果被测芯片使用内嵌参考时钟且参考时钟也无法引出,则意味着被测件工作在 SRIS(Separate Refclk Independent SS...