信息化PCI-E测试测试流程

SigTest软件的算法由PCI-SIG提供，会对信号进行时钟恢复、均衡以及眼图、抖 动的分析。由于PCIe4.0的接收机支持多个不同幅度的CTLE均衡，而且DFE的电平也 可以在一定范围内调整，所以SigTest软件会遍历所有的CTLE值并进行DFE的优化，并 根据眼高、眼宽的结果选择比较好的值。14是SigTest生成的PCIe4.0的信号质量测试 结果。SigTest需要用户手动设置示波器采样、通道嵌入、捕获数据及进行后分析，测试效率 比较低，而且对于不熟练的测试人员还可能由于设置疏忽造成测试结果的不一致，测试项目 也主要限于信号质量与Preset相关的项目。为了提高PCIe测试的效率和测试项目覆盖 率，有些示波器厂商提供了相应的自动化测试软件。PCI-E的信号测试中否一定要使用一致性测试码型？信息化PCI-E测试测试流程

P5 、8Gbps   P6 、8Gbps   P7 、8Gbps   P8 、8GbpsP9 、8Gbps   P10 、16GbpsP0 、16GbpsPl 、16Gbps   P2 、16Gbps   P3 、16Gbps   P4 、16Gbps   P5 、16Gbps   P6 、16GbpsP7 、16Gbps   P8 、16Gbps   P9、 16Gbps P10的一致性测试码型。需要注意的一点是，由于在8Gbps和16Gbps下都有11种  Preset值，测试过程中应明确当前测试的是哪一个Preset值(比如常用的有Preset7、 Preset8 、Presetl 、Preset0等) 。由于手动通过夹具的Toggle按键进行切换操作非常烦琐，特别是一些Preset相关的测试项目中需要频繁切换，为了提高效率，也可以通过夹具上的 SMP跳线把Toggle信号设置成使用外部信号，这样就可以通过函数发生器或者有些示波 器自身输出的Toggle信号来自动控制被测件切换。眼图测试PCI-E测试为什么PCI-E3.0的夹具和PCI-E2.0的不一样？

当被测件进入环回模式并且误码仪发出压力眼图的信号后，被测件应该会把其从RX 端收到的数据再通过TX端发送出去送回误码仪，误码仪通过比较误码来判断数据是否被  正确接收，测试通过的标准是要求误码率小于1.0×10- 12。 19是用高性能误码仪进  行PCIe4.0的插卡接收的实际环境。在这款误码仪中内置了时钟恢复电路、预加重模块、 参考时钟倍频、信号均衡电路等，非常适合速率高、要求复杂的场合。在接收端容限测试中， 可调ISI板上Trace线的选择也非常重要。如果选择的链路不合适，可能需要非常长的时  间进行Stress Eye的计算和链路调整，甚至无法完成校准和测试。 一般建议事先用VNA  标定和选择好链路，这样校准过程会快很多，测试结果也会更加准确。所以，在PCIe4.0的  测试中，无论是发送端测试还是接收端测试，都比较好有矢量网络分析仪配合进行ISI通道  选择。

其中，电气(Electrical) 、协议(Protocol) 、配置(Configuration)等行为定义了芯片的基本 行为，这些要求合在一起称为Base规范，用于指导芯片设计；基于Base规范，PCI-SIG还会 再定义对于板卡设计的要求，比如板卡的机械尺寸、电气性能要求，这些要求合在一起称为 CEM(Card Electromechanical)规范，用以指导服务器、计算机和插卡等系统设计人员的开 发。除了针对金手指连接类型的板卡，针对一些新型的连接方式，如M.2、U.2等，也有一 些类似的CEM规范发布。PCI-E4.0的标准什么时候推出？有什么变化？

PCIe4.0的测试夹具和测试码型要进行PCIe的主板或者插卡信号的一致性测试(即信号电气质量测试),首先需要使用PCIe协会提供的夹具把被测信号引出。PCIe的夹具由PCI-SIG定义和销售，主要分为CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard)。对于发送端信号质量测试来说，CBB用于插卡的测试，CLB用于主板的测试；但是在接收容限测试中，由于需要把误码仪输出的信号通过夹具连接示波器做校准，所以无论是主板还是插卡的测试，CBB和CLB都需要用到。PCI-E测试信号质量测试；电气性能测试PCI-E测试联系人

PCI-E3.0定义了11种发送端的预加重设置，实际应用中应该用那个？信息化PCI-E测试测试流程

CTLE均衡器可以比较好地补偿传输通道的线性损耗，但是对于一些非线性因素(比如 由于阻抗不匹配造成的信号反射)的补偿还需要借助于DFE的均衡器，而且随着信号速率的提升，接收端的眼图裕量越来越小，采用的DFE技术也相应要更加复杂。在PCle3.0的 规范中，针对8Gbps的信号，定义了1阶的DFE配合CTLE完成信号的均衡；而在PCle4.0 的规范中，针对16Gbps的信号，定义了更复杂的2阶DFE配合CTLE进行信号的均衡。 图 4 .5 分别是规范中针对8Gbps和16Gbps信号接收端定义的DFE均衡器(参考资料： PCI   Express@   Base   Specification   4.0)。信息化PCI-E测试测试流程