重庆PCI-E测试故障

在之前的PCIe规范中，都是假定PCIe芯片需要外部提供一个参考时钟(RefClk),在这 种芯片的测试中也是需要使用一个低抖动的时钟源给被测件提供参考时钟，并且只需要对 数据线进行测试。而在PCIe4.0的规范中，新增了允许芯片使用内部提供的RefClk(被称 为Embeded RefClk)模式，这种情况下被测芯片有自己内部生成的参考时钟，但参考时钟的 质量不一定非常好，测试时需要把参考时钟也引出，采用类似于主板测试中的Dual-port测 试方法。如果被测芯片使用内嵌参考时钟且参考时钟也无法引出，则意味着被测件工作在 SRIS(Separate Refclk Independent SSC)模式，需要另外的算法进行特殊处理。PCI-E 3.0测试发送端变化；重庆PCI-E测试故障

在物理层方面，PCIe总线采用多对高速串行的差分信号进行双向高速传输，每对差分  线上的信号速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的  16Gbps、第5代的32Gbps,其典型连接方式有金手指连接、背板连接、芯片直接互连以及电  缆连接等。根据不同的总线带宽需求，其常用的连接位宽可以选择x1、x4、x8、x16等。如  果采用×16连接以及第5代的32Gbps速率，理论上可以支持约128GBps的双向总线带宽。 另外，2019年PCI-SIG宣布采用PAM-4技术，单Lane数据速率达到64Gbps的第6代标  准规范也在讨论过程中。列出了PCIe每一代技术发展在物理层方面的主要变化。重庆PCI-E测试故障PCI-E3.0的接收端测试中的Repeater起作用？

(9)PCle4.0上电阶段的链路协商过程会先协商到8Gbps,成功后再协商到16Gbps;(10)PCIe4.0中除了支持传统的收发端共参考时钟模式，还提供了收发端采用参考时钟模式的支持。通过各种信号处理技术的结合，PCIe组织总算实现了在兼容现有的FR-4板材和接插  件的基础上，每一代更新都提供比前代高一倍的有效数据传输速率。但同时收/发芯片会变  得更加复杂，系统设计的难度也更大。如何保证PCIe总线工作的可靠性和很好的兼容性， 就成为设计和测试人员面临的严峻挑战。

·TransactionProtocolTesting(传输协议测试):用于检查设备传输层的协议行为。·PlatformBIOSTesting(平台BIOS测试):用于检查主板BIOS识别和配置PCIe外设的能力。对于PCIe4.0来说，针对之前发现的问题以及新增的特性，替换或增加了以下测试项目·InteroperabilityTesting(互操作性测试):用于检查主板和插卡是否能够训练成双方都支持的比较高速率和比较大位宽(Re-timer要和插卡一起测试)。·LaneMargining(链路裕量测试):用于检查接收端的链路裕量扫描功能。其中，针对电气特性测试，又有专门的物理层测试规范，用于规定具体的测试项目和测试方法。表4.2是针对PCIe4.0的主板或插卡需要进行的物理层测试项目,其中灰色背景的测试项目都涉及链路协商功能。PCI-E的信号测试中否一定要使用一致性测试码型？

CTLE均衡器可以比较好地补偿传输通道的线性损耗，但是对于一些非线性因素(比如 由于阻抗不匹配造成的信号反射)的补偿还需要借助于DFE的均衡器，而且随着信号速率的提升，接收端的眼图裕量越来越小，采用的DFE技术也相应要更加复杂。在PCle3.0的 规范中，针对8Gbps的信号，定义了1阶的DFE配合CTLE完成信号的均衡；而在PCle4.0 的规范中，针对16Gbps的信号，定义了更复杂的2阶DFE配合CTLE进行信号的均衡。 图 4 .5 分别是规范中针对8Gbps和16Gbps信号接收端定义的DFE均衡器(参考资料： PCI   Express@   Base   Specification   4.0)。PCI-E 3.0及信号完整性测试方法;广西PCI-E测试配件

PCIE 系统架构及物理层一致性测试；重庆PCI-E测试故障

首先来看一下恶劣信号的定义，不是随便一个信号就可以，且恶劣程度要有精确定义才 能保证测量的重复性。通常把用于接收端容限测试的这个恶劣信号叫作Stress Eye,即压 力眼图，实际上是借鉴了光通信的叫法。这个信号是用高性能的误码仪先产生一个纯净的 带特定预加重的信号，然后在这个信号上叠加精确控制的随机抖动(RJ)、周期抖动(SJ)、差 模和共模噪声以及码间干扰(ISI)。为了确定每个成分的大小都符合规范的要求，测试之前需要先用示波器对误码仪输出的信号进行校准。其中，ISI抖动是由PCIe协会提供的测试 夹具产生，其夹具上会模拟典型的主板或者插卡的PCB走线对信号的影响。在PCIe3.0的 CBB夹具上，增加了专门的Riser板以模拟服务器等应用场合的走线对信号的影响；而在 PCIe4.0和PCIe5.0的夹具上，更是增加了专门的可变ISI的测试板用于模拟和调整ISI的 影响。重庆PCI-E测试故障