PCI-E测试信号完整性测试

CTLE均衡器可以比较好地补偿传输通道的线性损耗，但是对于一些非线性因素(比如 由于阻抗不匹配造成的信号反射)的补偿还需要借助于DFE的均衡器，而且随着信号速率的提升，接收端的眼图裕量越来越小，采用的DFE技术也相应要更加复杂。在PCle3.0的 规范中，针对8Gbps的信号，定义了1阶的DFE配合CTLE完成信号的均衡；而在PCle4.0 的规范中，针对16Gbps的信号，定义了更复杂的2阶DFE配合CTLE进行信号的均衡。 图 4 .5 分别是规范中针对8Gbps和16Gbps信号接收端定义的DFE均衡器(参考资料： PCI   Express@   Base   Specification   4.0)。使用PCI-E协议分析仪能不能直接告诉我总线上的协议错误？PCI-E测试信号完整性测试

虽然在编码方式和芯片内部做了很多工作，但是传输链路的损耗仍然是巨大的挑战，特 别是当采用比较便宜的PCB板材时，就不得不适当减少传输距离和链路上的连接器数量。 在PCIe3.0的8Gbps速率下，还有可能用比较便宜的FR4板材在大约20英寸的传输距离 加2个连接器实现可靠信号传输。在PCle4.0的16Gbps速率下，整个16Gbps链路的损耗 需要控制在-28dB @8GHz以内，其中主板上芯片封装、PCB/过孔走线、连接器的损耗总 预算为-20dB@8GHz,而插卡上芯片封装、PCB/过孔走线的损耗总预算为-8dB@8GHz。

整个链路的长度需要控制在12英寸以内，并且链路上只能有一个连接器。如果需要支持更 长的传输距离或者链路上有更多的连接器，则需要在链路中插入Re-timer芯片对信号进行 重新整形和中继。图4.6展示了典型的PCle4.0的链路模型以及链路损耗的预算，图中各 个部分的链路预算对于设计和测试都非常重要，对于测试部分的影响后面会具体介绍。 PCI-E测试信号完整性测试PCIE 5.0，速率翻倍vs性能优化；

测试类型8Gbps速率16Gbps速率插卡RX测试眼宽：41.25ps+0/—2ps眼宽：18.75ps+0.5/-0.5ps眼高：46mV+0/-5mV眼高：15mV+1.5/-1.5mV主板RX测试眼宽：45ps+0/-2ps眼宽：18.75ps+0.5/-0.5ps眼高：50mV+0/-5mV眼高：15mV+1.5/-1.5mV 校准时，信号的参数分析和调整需要反复进行，人工操作非常耗时耗力。为了解决这个 问题，接收端容限测试时也会使用自动测试软件，这个软件可以提供设置和连接向导、控制 误码仪和示波器完成自动校准、发出训练码型把被测件设置成环回状态，并自动进行环回数 据的误码率统计。图4 . 18是典型自动校准和接收容限测试软件的界面，以及相应的测试

在之前的PCIe规范中，都是假定PCIe芯片需要外部提供一个参考时钟(RefClk),在这 种芯片的测试中也是需要使用一个低抖动的时钟源给被测件提供参考时钟，并且只需要对 数据线进行测试。而在PCIe4.0的规范中，新增了允许芯片使用内部提供的RefClk(被称 为Embeded RefClk)模式，这种情况下被测芯片有自己内部生成的参考时钟，但参考时钟的 质量不一定非常好，测试时需要把参考时钟也引出，采用类似于主板测试中的Dual-port测 试方法。如果被测芯片使用内嵌参考时钟且参考时钟也无法引出，则意味着被测件工作在 SRIS(Separate Refclk Independent SSC)模式，需要另外的算法进行特殊处理。PCI-E测试信号完整性测试解决方案；

·项目2.6Add-inCardLaneMarginingat16GT/s:验证插卡能通过LaneMargining功能反映接收到的信号质量，针对16Gbps速率。·项目2.7SystemBoardTransmitterSignalQuality:验证主板发送信号质量，针对2.5Gbps、5Gbps、8Gbps、16Gbps速率。·项目2.8SystemBoardTransmitterPresetTest:验证插卡发送信号的Preset值是否正确，针对8Gbps和16Gbps速率。·项目2.9SystemBoardTransmitterLinkEqualizationResponseTest:验证插卡对于链路协商的响应时间，针对8Gbps和16Gbps速率。·项目2.10SystemLaneMarginingat16GT/s:验证主板能通过LaneMargining功能反映接收到的信号质量，针对16Gbps速率。·项目2.11AddinCardReceiverLinkEqualizationTest:验证插卡在压力信号下的接收机性能及误码率，要求可以和对端进行链路协商并相应调整对端的预加重，针对8Gbps和16Gbps速率。高速串行技术(二)之(PCIe中的基本概念)；PCI-E测试信号完整性测试

PCI-e的软件编程接口;PCI-E测试信号完整性测试

在测试通道数方面，传统上PCIe的主板测试采用了双口(Dual-Port)测试方法，即需要 把被测的一条通道和参考时钟RefClk同时接入示波器测试。由于测试通道和RefClk都是 差分通道，所以在用电缆直接连接测试时需要用到4个示波器通道(虽然理论上也可以用2个 差分探头实现连接，但是由于会引入额外的噪声，所以直接电缆连接是常用的方法),这种 方法的优点是可以比较方便地计算数据通道相对于RefClk的抖动。但在PCIe5.0中，对于 主板的测试也采用了类似于插卡测试的单口(Single-Port)方法，即只把被测数据通道接入 示波器测试，这样信号质量测试中只需要占用2个示波器通道。图4.23分别是PCIe5.0主 板和插卡信号质量测试组网图，芯片封装和一部分PCB走线造成的损耗都是通过PCI-SIGPCI-E测试信号完整性测试