云南MIPI测试执行标准

电路结构

在高速模式下，主机端的差分发送模块以差分信号驱动互连线，高速通道上呈现两种状态，differentia-0differential-1，从属端的高速接收单元将低摆幅的差分数据通过高速比较器转换成逻辑电平。在串行转并行模块中，高速时钟对数据进行双沿采样，将高速串行数据转换成两路并行数据，交给后续数字电路处理。高速接收单元的总体电路结构。

输入终端电阻由于输入数据信号频率高，需要进行阻抗匹配，因此在比较器的差分输入端dp/dn之间跨接了100欧姆终端电阻，由开关进行控制，当系统要进行高速数据传输时，就将该终端电阻使能。由于电阻值随工艺角、温度笔变化比较大，因此在终端电阳RO(50欧姆)的其础上增加了一个电阳，分别由三位控制信号控制，可通过改变控制字改变电阻大小，使终端电阻值在各工艺角及温度下均能满足协议要求。比较器终端电阻电路结松。 MIPI CSI/DSI的协议测试；云南MIPI测试执行标准

如何测试电接口信令？

数据在HS模式下传送，在线路空闲时，发射机切换到低功率模式，以便节能。在高速(HS)模式下，差分电压最小值是140mV，标称值是200mV，比较大值是270mV，数据速率扩展到比较大2.5Gb/s。HS模式由两种可能状态组成：Differential-0(HS-0)和Differential-1(HS-1)。在低功率(LP)模式下，信令采用两条单端线路，摆幅为1.2V，比较大运行数据速率为10Mb/s。数据+(Dp)线路和数据-(Dn)线路相互独立。每条线路可以有两种状态：0和1，这会导致LP模式，其有四种可能的状态：LP-00,LP-01,LP-10,LP-11。 北京USB测试MIPI测试MIPI-DSI是MIPI联盟移动设备提出的一种高速，低功耗的串行接口，可高分辨率显示，降低显示模块功耗需求；

MIPI规范框架MIPI规范为IIoT应用程序提供了以下好处：

机器等对安全性要求高的设备可从MIPI的功能安全接口中受益

低功耗设备受益于MIPI的节能功能

连接的设备受益于MIPI的5G

尺寸受限制的设备得益于

MIPI的低引脚/线数和低EMIMIPI的软件和调试资源可加速设备设计和开发。

IIoT解决方案将建立在的设备之上。我们重点介绍了一些示例，以说明MIPI规范对不同IIoT用例的适用性。

支持机器视觉的MIPI规范包括：

MIPICC-PHY，D-PHY或A-PHY上的MIPICSI-2提供高度可扩展的协议以连接高分辨率相机，从而实现低功耗视觉推断MIPII3C为摄像机和其他传感器提供低复杂度的双线命令和控制接口

通道管理层:包括时钟切换模块和数据融合电路，时钟切换模块主要为数据处理逻辑提供时钟信号，高速接收时提供主机发送过来并进行四分频后的时钟，低功耗传输时提供数据通道0总线异或而来的同步时钟，TA传输时则提供本地时钟作为电路的同步时钟。数据融合模块则将物理传输层输出的数据进行融合，并进行多级缓存，以备协议层进行数据的ECC、CRC检测及数据解码操作。

协议层:对数据进行ECC和CRC检测，并进行数据包的解码，输出相应的控制信号，若检测到MIPI协议所规定的底层协议错误，则标志相应的错误标志，在TA传输则进行数据包的编码发送到物理传输层。

应用层:根据协议层数据包解码结果，若是高速的图像数据，则将数据转换成DPI格式输出，若是低功耗数据或命令，则将数据转换成DBI格式输出。 MIPI LCD 的CLK时钟频率与显示分辨率及帧率的关系;

由于D-PHY信号比较复杂，测试项目也很多，为了方便对D-PHY信号的分析，MIPI协会提供了一个的DPHYGUI的信号分析软件。用户可以用示波器手动捕获到相应的LP或HS的信号并保存成数据文件，然后用这个软件对波形进行分析，图13.9DPHYGUI软件的界面。

但需要注意的是，DPHYGUI软件只侧重于对LP或HS信号质量的分析，对于测试规范中要求的一些LP和HS状态间切换的时序关系以及Data和Clock间时序关系的测试项目覆盖较少。另外,使用DPHYGUI软件做分析前，用户需要对D-PHY的信号以及示波器的设置非常熟悉才能够捕获到正确的数据波形并保存下来。为了加快和方便D-PHY信号的测试,可以使用示波器厂商额外提供的针对D-PHY的信号一致性测试软件，如Agilent公司的U7238BMIPID-PHY信号一致性测试软件平台,这个软件完全覆盖了MIPI协会的CTS对信号质量测试要求的所有项目，采用图形化的界面指导用户完成测试参数的设置和连接，并自动完成信号质量的测试和测试报告的生成。 MIPI-DSI接口IP设计模拟部分采用定制方法;河南MIPI测试调试

MIPI CSI/DSI接口从物理层到协议层的整体测试方案；云南MIPI测试执行标准

2，MIPID-PHY测试项目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value 云南MIPI测试执行标准