PCle5.0的链路模型及链路损耗预算在实际的测试中，为了把被测主板或插卡的PCIe信号从金手指连接器引出，PCI-SIG组织也设计了专门的PCIe5.0测试夹具。PCle5.0的这套夹具与PCle4.0的类似，也是包含了CLB板、CBB板以及专门模拟和调整链路损耗的ISI板。主板的发送信号质量测试需要用到对应位宽的CLB板；插卡的发送信号质量测试需要用到CBB板；而在接收容限测试中，由于要进行全链路的校准，整套夹具都可能会使用到。21是PCIe5.0的测试夹具组成。PCI-E测试信号质量测试；青海PCI-E测试代理商
首先来看一下恶劣信号的定义，不是随便一个信号就可以，且恶劣程度要有精确定义才 能保证测量的重复性。通常把用于接收端容限测试的这个恶劣信号叫作Stress Eye,即压 力眼图，实际上是借鉴了光通信的叫法。这个信号是用高性能的误码仪先产生一个纯净的 带特定预加重的信号，然后在这个信号上叠加精确控制的随机抖动(RJ)、周期抖动(SJ)、差 模和共模噪声以及码间干扰(ISI)。为了确定每个成分的大小都符合规范的要求，测试之前需要先用示波器对误码仪输出的信号进行校准。其中，ISI抖动是由PCIe协会提供的测试 夹具产生，其夹具上会模拟典型的主板或者插卡的PCB走线对信号的影响。在PCIe3.0的 CBB夹具上，增加了专门的Riser板以模拟服务器等应用场合的走线对信号的影响；而在 PCIe4.0和PCIe5.0的夹具上，更是增加了专门的可变ISI的测试板用于模拟和调整ISI的 影响。青海PCI-E测试代理商网络分析仪测试PCIe gen4和gen5，sdd21怎么去除夹具的值?
PCIe4.0的测试夹具和测试码型要进行PCIe的主板或者插卡信号的一致性测试(即信号电气质量测试),首先需要使用PCIe协会提供的夹具把被测信号引出。PCIe的夹具由PCI-SIG定义和销售，主要分为CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard)。对于发送端信号质量测试来说，CBB用于插卡的测试，CLB用于主板的测试；但是在接收容限测试中，由于需要把误码仪输出的信号通过夹具连接示波器做校准，所以无论是主板还是插卡的测试，CBB和CLB都需要用到。
SigTest软件的算法由PCI-SIG提供，会对信号进行时钟恢复、均衡以及眼图、抖 动的分析。由于PCIe4.0的接收机支持多个不同幅度的CTLE均衡，而且DFE的电平也 可以在一定范围内调整，所以SigTest软件会遍历所有的CTLE值并进行DFE的优化，并 根据眼高、眼宽的结果选择比较好的值。14是SigTest生成的PCIe4.0的信号质量测试 结果。SigTest需要用户手动设置示波器采样、通道嵌入、捕获数据及进行后分析，测试效率 比较低，而且对于不熟练的测试人员还可能由于设置疏忽造成测试结果的不一致，测试项目 也主要限于信号质量与Preset相关的项目。为了提高PCIe测试的效率和测试项目覆盖 率，有些示波器厂商提供了相应的自动化测试软件。PCI-e 3.0简介及信号和协议测试方法；
是用矢量网络分析仪进行链路标定的典型连接，具体的标定步骤非常多，在PCIe4.0 Phy Test Specification文档里有详细描述，这里不做展开。
在硬件连接完成、测试码型切换正确后，就可以对信号进行捕获和信号质量分析。正式 的信号质量分析之前还需要注意的是：为了把传输通道对信号的恶化以及均衡器对信号的 改善效果都考虑进去，PCIe3.0及之后标准的测试中对其发送端眼图、抖动等测试的参考点 从发送端转移到了接收端。也就是说，测试中需要把传输通道对信号的恶化的影响以及均 衡器对信号的改善影响都考虑进去。 PCI-E 3.0测试接收端容限测试；青海PCI-E测试代理商
PCIE 系统架构及物理层一致性测试；青海PCI-E测试代理商
当被测件进入环回模式并且误码仪发出压力眼图的信号后，被测件应该会把其从RX 端收到的数据再通过TX端发送出去送回误码仪，误码仪通过比较误码来判断数据是否被 正确接收，测试通过的标准是要求误码率小于1.0×10- 12。 19是用高性能误码仪进 行PCIe4.0的插卡接收的实际环境。在这款误码仪中内置了时钟恢复电路、预加重模块、 参考时钟倍频、信号均衡电路等，非常适合速率高、要求复杂的场合。在接收端容限测试中， 可调ISI板上Trace线的选择也非常重要。如果选择的链路不合适，可能需要非常长的时 间进行Stress Eye的计算和链路调整，甚至无法完成校准和测试。 一般建议事先用VNA 标定和选择好链路，这样校准过程会快很多，测试结果也会更加准确。所以，在PCIe4.0的 测试中，无论是发送端测试还是接收端测试，都比较好有矢量网络分析仪配合进行ISI通道 选择。青海PCI-E测试代理商
