广西自动化DDR一致性测试

JEDEC组织发布的主要的DDR相关规范，对发布时间、工作频率、数据 位宽、工作电压、参考电压、内存容量、预取长度、端接、接收机均衡等参数做了从DDR1 到 DDR5的电气特性详细对比。可以看出DDR在向着更低电压、更高性能、更大容量方向演 进，同时也在逐渐采用更先进的工艺和更复杂的技术来实现这些目标。以DDR5为例，相 对于之前的技术做了一系列的技术改进，比如在接收机内部有均衡器补偿高频损耗和码间 干扰影响、支持CA/CS训练优化信号时序、支持总线反转和镜像引脚优化布线、支持片上 ECC/CRC提高数据访问可靠性、支持Loopback(环回)便于IC调测等。DDR4 和 LPDDR4 发射机一致性测试应用软件的技术指标。广西自动化DDR一致性测试

我们看到，在用通用方法进行的眼图测试中，由于信号的读写和三态都混在一起，因此很难对信号质量进行评估。要进行信号的评估，第1步是要把读写信号分离出来。传统上有几种方法用来进行读写信号的分离，但都存在一定的缺陷。可以利用读写Preamble的宽度不同用脉冲宽度触发，但由于JEDEC只规定了WritePreamble宽度的下限，因此不同芯片间Preamble的宽度可能是不同的，而且如果Read/Write的Preamble的宽度一样，则不能进行分离。也可以利用读写信号的幅度不同进行分离，如图7-138中间 的图片所示，但是如果读写信号幅度差别不大，则也不适用6还可以根据RAS、CAS、CS、 WE等控制信号来分离读写，但这种方法要求通道数多于4个，只 有带数字通道的MSO示波器才能满足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，对于用户示波器的要求比较高。重庆DDR一致性测试检查DDR眼图测试及分析DDR稳定性测试\DDR2一致性测试；

(2)根据读/写信号的幅度不同进行分离。如果PCB走线长度比较 长，在不同位置测试时可能读/写信号的幅度不太一样，可以基于幅度进行触发分离。但是 这种方法对于走线长度不长或者读/写信号幅度差别不大的场合不太适用。

(3)根据RAS、CAS、CS、WE等控制信号进行分离。这种方法使用控制信号的读/写  来判决当前的读写指令，是可靠的方法。但是由于要同时连接多个控制信号以及Clk、 DQS、DQ等信号，要求示波器的通道数多于4个，只有带数字通道的混合信号示波器才能  满足要求，而且数字通道的采样率也要比较高。图5.11是用带高速数字通道的示波器触发  并采集到的DDR信号波形。

10Gbase-T总线测量为例做简单介绍。

10Gbase-T总线的测量需要按照图7-128来连接各种仪器和测试夹具。

10Gbase-T的输岀跌落/定时抖动/时钟频率要求用实时示波器测试；线性度/功率谱密度 PSD/功率电平要求用频谱分析仪测试；回波损耗要求用网络分析仪测试。

需要自动化测试软件进行各种参数测试，一般这个软件直接装在示波器内置的计算机里。 没有自动测试软件，测试是异常困难和耗时的工作。

测试夹具是测试系统的重要组成部分，测试仪器公司或一些专业的公司会提供工业标准 总线所用的测试夹具。当然也可以自己设计，自己设计时主要关注阻抗匹配、损耗、串扰等 电气参数，以及机械连接方面的连接可靠性和可重复性等可操作性功能。 寻找能够满足您的 DDR 和存储器需求的特定解决方案。

DDR系统设计过程，以及将实际的设计需求和DDR规范中的主要性能指标相结合，我们以一个实际的设计分析实例来说明，如何在一个DDR系统设计中，解读并使用DDR规范中的参数，应用到实际的系统设计中。某项目中，对DDR系统的功能模块细化框图。在这个系统中，对DDR的设计需求如下。

整个DDR功能模块由四个512MB的DDR芯片组成，选用Micron的DDR存诸芯片MT46V64M8BN-75。每个DDR芯片是8位数据宽度，构成32位宽的2GBDDR存诸单元，地址空间为Add<13..0>，分四个Bank，寻址信号为BA<1..0>。 DDR3信号质量测试,信号一致性测试。广西自动化DDR一致性测试

DDR 设计和测试解决方案；广西自动化DDR一致性测试

对DDR5来说，设计更为复杂，仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证，比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。

DDR的读写信号分离

对于DDR总线来说，真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的，读信号的测量要参考读时序的要求，写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试，第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说，DQS和DQ间的时序关系是不一样的。 广西自动化DDR一致性测试