河北智能化多端口矩阵测试DDR一致性测试

DDR 规范的 DC 和 AC 特性

对于任何一种接口规范的设计，首先要搞清楚系统中传输的是什么样的信号，也就是驱动器能发出什么样的信号，接收器能接受和判别什么样的信号，用术语讲，就是信号的DC和AC特性要求。

在DDR规范文件JEDEC79R的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V，Vref=+1.25V±0.05V，VTT=Vref±0.04V.

在我们的实际设计中，除了要精确设计供电电源模块之外，还需要对整个电源系统进行PI仿真，而这是高速系统设计中另一个需要考虑的问题，在这里我们先不讨论它，暂时认为系统能够提供稳定的供电电源。

除DC特性外，我们还应该注意规范中提到的AC特性，所谓AC特性，就是信号在高速利转状态下所表现出的动态变化特性。DDR规范中第60页，对外于云态变化的地址信号、控制信号及数据信号分别给出了交流特性的要求。为方便读者，现把规范中对干信号交流特性的要求复制到这里，作为高速系统设计的一部分，要确保在我们的系统中，所有处于高速工作状态下的DDR信号要符合这个AC特性规范。 DDR 设计可分为四个方面：仿真、互连设计、有源信号验证和功能测试。河北智能化多端口矩阵测试DDR一致性测试

制定DDR 内存规范的标准化组织是JEDEC(Joint Electron Device Engineering  Council,)。按照JEDEC组织的定义， DDR4 的比较高数据速率已经 达到了3200MT/s以上，DDR5的比较高数据速率则达到了6400MT/s以上。在2016年之 前，LPDDR的速率发展一直比同一代的DDR要慢一点。但是从LPDDR4开始，由于高性 能移动终端的发展，LPDDR4的速率开始赶超DDR4。LPDDR5更是比DDR5抢先一步在 2019年完成标准制定，并于2020年在的移动终端上开始使用。DDR5的规范 (JESD79-5)于2020年发布，并在2021年开始配合Intel等公司的新一代服务器平台走向商 用。图5.2展示了DRAM技术速率的发展。天津DDR一致性测试多端口矩阵测试完整的 DDR4调试、分析和一致性测试.

DDR地址、命令总线的一致性测试

DDR的地址、命令总线的信号完整性测试主要测试其波形和时序参数。地址总线An、 命令总线/RAS、/CAS、/WE、/CS需要测试的信号品质主要包括：Vmax （最大电压值）；Vmin （小电压值）；Overshoot （过冲）和Undershoot （下冲）的持续时间的大值；Slew Rate （斜率）；Ringback （回沟）等。还需要测试相对于时钟边沿的Setup Time （建立时间）和Hold Time （保持时间）。建立时间和保持时间的定义如图7.134所示，其中加为建立时间，如为 保持时间，针对DDR400,加和如为0.7ns。

由于DDR4的数据速率会达到3.2GT/s以上，DDR5的数据速率更高，所以对逻辑分析仪的要求也要很高，需要状态采样时钟支持1.6GHz以上且在双采样模式下支持3.2Gbps 以上的数据速率。基于高速逻辑分析仪的DDR4/5协议测试系统。图中是通过 DIMM条的适配器夹具把上百路信号引到逻辑分析仪，相应的适配器要经过严格测试，确 保在其标称的速率下不会因为信号质量问题对协议测试结果造成影响。目前的逻辑分析仪可以支持4Gbps以上信号的采集和分析。DDR1 电气一致性测试应用软件。

DDR总线概览

从测试角度看，因为DQS和DQ都是三态信 号，在PCB走线上双向传输。在读操作时，DQS信号的边沿在时序上与DQ的信号边沿处对 齐，而在写操作时，DQS信号的边沿在时序上与DQ信号的中心处对齐，参考图7-132,这给 测试验证带来了巨大的挑战：把读信号与写信号分开是非常困难的！

址/命令总线是时钟的上升沿有效，其中，命令由/CS （片选）、/RAS、 /CAS、/WE （写使能）决定，比如读命令为LHLH,写命令为LHLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 关闭）、Auto Refresh 或Self Refresh （自动刷新或自刷新）等（详细内容请参考《Jedec规范JESD79）））。数据总 线由DQS的上升沿和下降沿判断数据DQ的0与1。

DDR总线PCB走线多，速度快，时序和操作命令复杂，很容易出现失效问题，为此我 们经常用示波器进行DDR总线的信号完整性测试和分析。通常的测试内容包括：时钟总线的 信号完整性测试分析；地址、命令总线的信号完整性测试分析；数据总线的信号完整性测试 分析。下面从这三个方面分别讨论DDR总线的信号完整性测试和分析技术。 DDR原理及物理层一致性测试；河北智能化多端口矩阵测试DDR一致性测试

DDR4 一致性测试软件；河北智能化多端口矩阵测试DDR一致性测试

由于DDR5工作时钟比较高到3.2GHz,系统裕量很小，因此信号的 随机和确定性抖动对于数据的正确传输至关重要，需要考虑热噪声引入的RJ、电源噪声引 入的PJ、传输通道损耗带来的DJ等影响。DDR5的测试项目比DDR4也更加复杂。比如 其新增了nUI抖动测试项目，并且需要像很多高速串行总线一样对抖动进行分解并评估 RJ、DJ等不同分量的影响。另外，由于高速的DDR5芯片内部都有均衡器芯片，因此实际 进行信号波形测试时也需要考虑模拟均衡器对信号的影响。图5.16展示了典型的DDR5 和LPDDR5测试软件的使用界面和一部分测试结果。河北智能化多端口矩阵测试DDR一致性测试

深圳市力恩科技有限公司拥有一般经营项目是：仪器仪表的研发、租赁、销售、上门维修；物联网产品的研发及销售；无源射频产品的研发及销售；电子产品及电子元器件的销售；仪器仪表、物联网、无源射频产品的相关技术咨询；软件的研发以及销售，软件技术咨询服务等。等多项业务，主营业务涵盖实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪。公司目前拥有专业的技术员工，为员工提供广阔的发展平台与成长空间，为客户提供高质的产品服务，深受员工与客户好评。公司以诚信为本，业务领域涵盖实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪，我们本着对客户负责，对员工负责，更是对公司发展负责的态度，争取做到让每位客户满意。公司凭着雄厚的技术力量、饱满的工作态度、扎实的工作作风、良好的职业道德，树立了良好的实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪形象，赢得了社会各界的信任和认可。